根据以往的报告，台积电（TSMC）在3nm和2nm工艺的开发方面取得了良好的进展。此前，台积电总裁魏志嘉证实，N2工艺节点将如预期采用栅极全圆FET（GAAFET）晶体管，制造工艺仍依赖极紫外（EUV）光刻技术，预计2024年底将准备好进行风险生产，2025年底将进入量产。随着2nm工艺开发的突破，台积电已经开始考虑推进下一个工艺节点，传闻可能会在6月举行的技术研讨会上正式宣布1.4nm级技术。据韩国商业报道，台积电计划在6月份重新部署其N3工艺节点团队，组建一个1.4纳米制造工艺研发团队。

目前还不清楚英特尔和三星将使用台积电的1.4nm级工艺以及哪种工艺，但根据去年发布的工艺技术路线图，目前仅采用Intel18A（1.8nm级）英特尔将在Intel20A工艺节点上引入两项突破性技术：RibonFET和PowerVia。该公司还承诺在2024年下半年推出经改进的RibonFET Intel18A（1.8nm级），以领先于台积电的2nm工艺，并在每瓦性能方面领先。许多业内人士对代工厂的制造工艺计划持怀疑态度，担心这可能会导致研发出现不可预测的障碍，导致量产时间延迟和产量下降。随着芯片尺寸的减小和工艺技术障碍的增加，电路必须更精确地映射，生产管理也变得更加困难。【图片来源：超级网络】

Tags： In 工艺 制造 研发 技术