首页 > 网络动态 正文
Ann Kelleher介绍晶体管诞生75年后的新发展IEDM2022英特尔副总裁兼技术开发总经理Ann Kelleher在接受IEEE Spectrum杂志采访时表示，摩尔定律的下一波浪潮将是系统过程协同优化。他说，这将取决于一个名为（系统技术协同优化，STCO）的开发概念。Kelleher表示，摩尔定律是关于改进功能集成的，如果我们展望未来10到20年，我们将看到每两年一次的产品改进步伐，包括半导体工艺和设计的常规开发，但系统工艺的协调优化将发挥最大作用。Kelleher表示，系统过程的协同优化是一种“由外到内”的开发模式，从产品支持的工作负载及其软件开始，再到系统架构、封装中包含的芯片类型，最后是半导体过程。所谓系统过程协同优化，就是对各个环节进行优化，以便尽可能地改进最终产品。“凯利说。系统过程协调优化是一个重要的选择，因为先进的封装技术，如3D集成，可以在单个封装中实现核心（具有特定功能的小芯片）之间的宽带连接。这意味着，原来的单芯片上的功能可以分解成专门的内核，每个内核都可以用最佳的半导体工艺技术制造出来。例如，Kelleher在全体演讲中表示，高性能计算需要每个处理器核心的大量缓存，但芯片制造商将SRAM（静态随机存取存储器）小型化的能力并没有跟上逻辑单元小型化的步伐。因此，使用不同的处理技术将SRAM缓存和计算核心作为单独的核心，然后使用3D集成技术将它们组合在一起是有意义的。Kelleher说，系统过程协调优化实际应用的一个重要例子是Aurora超级计算机核心的Ponte Vecchio处理器。它由47个核心（8个用于热传导的空白芯片）组成，并使用先进的平面连接（2.5D封装技术）和3D堆叠技术进行拼接。Kelleher说，他们“汇集了在不同工厂生产的芯片，并有效地组合在一起，使系统能够运行设计的工作负载。”
英特尔认为，系统过程协同优化是摩尔定律的下一个发展阶段。英特尔在IEDM2022上发布了3D混合结研究结果，与2021年发布的结果相比，密度提高了10倍。更高的连接密度将允许更多的芯片功能分解为单个内核，从而增加通过协同优化系统过程来改善结果的可能性。这项新技术的混合键合间距（互连之间的距离）仅为3微米，允许更多的缓存与处理器核心分离。Kelleher认为，如果结合间隔可以减少到2微米到100纳米之间，那么逻辑函数的分离就成为可能。目前，逻辑功能必须在同一芯片上。基于功能分解的系统优化对未来的半导体制造工艺产生了重大影响。未来的半导体工艺技术将需要应对3D封装环境中的热应力，但互连技术可能会发生最大的变化。Kelleher表示，英特尔计划在2024年推出一项名为PowerVia的技术（通常称为后电源）PowerVia将电源网络移动到芯片下方，从而减小逻辑单元的尺寸并降低功耗。Kelleher说：“它提供了不同的机会来探索如何在一个包中相互连接。
STCO System Process Cooperative Optimization通过同步优化从软件到工艺技术的所有内容，对计算机系统进行了更全面的改进。Kelleher强调，系统流程协同优化仍处于起步阶段。EDA工具专注于逻辑单元级和功能块级的优化，解决了设计过程协同优化（DTCO）的挑战，这是系统过程协同优化的前身。Kelleher说：“一些EDA工具供应商已经在致力于系统流程的协同优化，未来的重点是帮助他们的方法和工具。随着系统过程的协同优化不断发展，工程师们也需要与之一起发展。“总的来说，工程师需要不断地了解设备，但他们也需要开始了解技术和设备用例。随着系统过程协调优化的逐步发展，需要更多的跨学科技能。Kelleher还介绍了英特尔最新的工艺路线图，该路线图与摩尔定律的进展以及自晶体管发明以来设备的演变有关。Kelleher表示，自从英特尔在不到两年前推出新的工艺路线图以来，一切都很顺利。她还添加了更多细节，比如哪些处理器将首先采用新技术。
英特尔正在稳步推进其工艺技术路线图。Intel20A计划于2024年上半年开始生产，标志着技术上的重大飞跃。它引入了新的晶体管架构，RibonFET（通常称为全环绕门晶体管或纳米芯片晶体管）和PowerVia后电源技术。当被问及与这项技术相关的风险时，Kelleher解释了英特尔的战略。“我们不需要同时进行这些操作，但使用PowerVia实现RibonFET技术有很大的优势。她解释说，这两项发展是并行进行的，可以减少延误的风险。英特尔使用FinFET（目前使用的晶体管架构）和PowerVia进行测试。 “一切都进行得很顺利，我们能够加快发展的步伐。“Kelleher说。Kelleher的演讲是在IEEE电子器件学会庆祝晶体管发明75周年之际发表的。在IEEE Spectrum上，我们询问了专家们在2047年庆祝其100周年之际晶体管会是什么样子。Kelleher认为晶体管技术是一种长寿命的技术，扁平晶体管设计从20世纪60年代一直持续到2010年左右，而其后继者FinFET仍然很强大。“现在，我们正在使用RibbonFET。它可能会持续20年或更长时间......在某个时候，我们将开始堆叠RibbonFET晶体管。然而，到那时，晶体管的带状可能会由二维半导体而不是硅制成。”